IBM和三星聲稱他們已經(jīng)在半導(dǎo)體設(shè)計(jì)方面取得了突破。在舊金山舉行的IEDM會(huì)議的第一天，這兩家公司公布了一種在芯片上垂直堆疊晶體管的新設(shè)計(jì)。在目前的處理器和SoC中，晶體管平放在硅的表面，然后電流從一側(cè)流向另一側(cè)。相比之下，垂直傳輸場(chǎng)效應(yīng)晶體管(VTFET)彼此垂直放置，電流垂直流動(dòng)。

根據(jù)IBM和 三星 的說法，這種設(shè)計(jì)有兩個(gè)優(yōu)點(diǎn)。首先，它將使他們能夠繞過許多性能限制，使摩爾定律超越IBM目前的納米片技術(shù)。更重要的是，由于更大的電流流動(dòng)，這種設(shè)計(jì)導(dǎo)致了更少的能量浪費(fèi)。他們估計(jì)，VTFET將使處理器的速度比使用FinFET晶體管設(shè)計(jì)的芯片快一倍，或減少85%的功率。IBM和三星聲稱，該工藝有朝一日可能允許 手機(jī) 在一次充電的情況下使用一整個(gè)星期。他們說，這也可以使某些能源密集型的任務(wù)，包括加密工作，更加省電，從而減少對(duì)環(huán)境的影響。

IBM和三星還沒有說他們計(jì)劃何時(shí)將該設(shè)計(jì)商業(yè)化。他們并不是唯一試圖超越1納米障礙的公司。今年7月， 英特爾 表示，它的目標(biāo)是在2024年之前最終完成亞微米級(jí)芯片的設(shè)計(jì)。該公司計(jì)劃利用其新的"英特爾20A"節(jié)點(diǎn)和RibbonFET晶體管完成這一壯舉。

在外媒報(bào)道刊出后，IBM隨后澄清，VTFET將幫助它擴(kuò)展到其現(xiàn)有的芯片技術(shù)之外，而不一定精選與擴(kuò)展制程到1納米以下，同時(shí)公司還指出，性能或電池壽命方面可以看到長足進(jìn)步，但如果要同時(shí)進(jìn)行則會(huì)有難度。

關(guān)鍵詞： 半導(dǎo)體 IBM 三星 晶體管