上月，三星代工(Samsung Foundry)部門悄然宣布，其定于 2022 年 2 季度開始使用 3GAE 技術(shù)工藝來生產(chǎn)芯片。作為業(yè)內(nèi)首個(gè)采用 GAA 晶體管的 3nm 制程工藝，可知這一術(shù)語特指“3nm”、“環(huán)柵晶體管”、以及“早期”。不過想要高效地制造 GAA 晶體管，晶圓廠還必須裝備全新的生產(chǎn)工具。而來自應(yīng)用材料(Applied Materials)公司的下一代工具，就將為包括三星在內(nèi)的晶圓廠提供 GAA 芯片的制造支持。

新工藝有望實(shí)現(xiàn)更低功耗、更高性能和晶體管密度，以迎合芯片設(shè)計(jì)人員的需求。然而近年來，這種組合一直難以實(shí)現(xiàn) —— 隨著晶體管尺寸的縮減，晶圓廠必須克服漏電等負(fù)面影響。

為在晶體管尺寸縮放的同時(shí)、維持其性能與電氣參數(shù)，芯片行業(yè)已于 2012 年開始，從平面型晶體管過渡到 FinFET(鰭式場(chǎng)效應(yīng)晶體管)，以通過使柵極更高來增加晶體管溝道和柵極之間的接觸面積。

轉(zhuǎn)眼十年過去，隨著晶體管間距逐漸接近原子級(jí)，其負(fù)面影響開始更多地顯現(xiàn)。受制于此，F(xiàn)inFET 工藝創(chuàng)新的步伐也正在放緩。

自 英特爾 在十多年前推出其基于 22nm 的 FinFET 技術(shù)以來，未雨綢繆的芯片制造商們，就已經(jīng)在探索如何轉(zhuǎn)向下一代環(huán)柵技術(shù)方案。

顧名思義，環(huán)柵場(chǎng)效應(yīng)晶體管(GAAFET)的溝道是水平的、且所有四個(gè)側(cè)面都被柵極包圍，因而很好地化解了與漏電相關(guān)的尷尬。

但這還不是 GAAGET 的唯一優(yōu)勢(shì)，比如在基于納米片 / 納米帶的 GAAFET 中，晶圓廠還可調(diào)整溝道寬度、以獲得更高性能或降低功耗。

三星的 3GAE 和 3GAP 工藝，就是用了所謂的納米帶技術(shù)。該公司甚至將其 GAAFET 稱為多橋通道場(chǎng)效應(yīng)晶體管(MBCFET)，以和納米線競(jìng)爭(zhēng)方案劃清界限。

關(guān)鍵詞： 制程工藝 環(huán)柵晶體管 三星的新工藝 溝道寬度